| 查看: 1244 | 回复: 4 | |||
[交流]
转：高速串行链路设计技术（SERDES） 会议通知 已有2人参与
|
|
详细课程链接：https://www.ictc.org.cn/article/31 高速串行链路设计技术（SERDES） High-Speed Serial Links Circuit Design Techniques 2017年8月14日-8月15日 | 上海 为什么参加 本课程概述了与有线通信系统中使用的高速I / O收发器相关的电路设计技术。课程的第一部分将简要介绍电互连通道损耗的主要来源，如皮肤效应、介电损耗以及由阻抗不连续性引起的反射，然后介绍高速串行I / O发射器和接收器的电路实现。接下来讨论关于均衡器拓扑的关键电路细节，包括有限脉冲响应（FIR）滤波器，连续时间线性均衡器（CTLE）和判决反馈均衡器（DFE）。随后讲述嵌入式时钟（CDR-based）和前向时钟系统的高性能时钟电路。本教程总结了当前/未来的I / O研究方向和光学I / O的介绍。 This course provides an overview of circuit design techniques relevant to high-speed I/O transceivers used in wireline communication systems. The first part of the course will provide a brief overview of the dominant sources of electrical interconnect channel losses, such as skin effect, dielectric loss, and reflections due to impedance discontinuities. Next, circuit implementations of high-speed serial I/O transmitters and receivers are covered. This follows with a discussion on key circuit details of common equalizer topologies, including finite-impulse-response (FIR) filters, continuous-time linear equalizers (CTLE), and decision-feedback equalizers (DFE). High-performance clocking circuitry both for embedded-clock (CDR-based) and forwarded-clock systems are then presented. The tutorial concludes with a brief discussion of current/future I/O research directions and an introduction to optical I/O. 谁应该参加 参加本课程需要具备基本的模拟电路知识，对SERDES感兴趣的设计工程师，设计经理，在校的高年级本科生、研究生等。 Advanced undergraduate or graduate students and practicing engineers who wish to develop a solid knowledge of SERDES. A basic understanding of analog circuits is assumed. 主办单位 上海林恩信息咨询有限公司 上海集成电路技术与产业促进中心 课程安排 课程时间：2017年8月14日—8月15日 （2天） 报到注册时间：2017年8月14日， 上午8:30-9:00 课程地点：上海集成电路技术与产业促进中心（上海市浦东新区张东路1388号21幢） 课程具体安排 第一天： 8月14日（星期一） 1、 Electrical Channel Properties and Modeling Techniques 电通道属性和建模技术 2、 High-Speed Transmitter and Receiver Circuit Design 高速发射机和接收机电路设计 3、 Equalizer Techniques and Circuit Design（part1） 均衡器技术与电路设计（上部） 第二天： 8月15日（星期二） 4、 Equalizer Techniques and Circuit Design（part2） 均衡器技术与电路设计（下部） 5、 Clocking Architectures and Circuit Design 时钟架构和电路设计 6、 Future Trends/Research Directions 未来趋势/研究方向 教授简介： Samuel Palermo 教授 IEEE会员 2013年NSF-CAREER奖 IEEE CASS理事会任职（2011-2012） IEEE固态电路学会的杰出讲师 2009年ISSCC 杰出技术方向论文奖 2014年中西部电路与系统研讨会最佳学生论文奖 2016年达拉斯电路系统学会的最佳学生论文奖 Intel，Hillsboro，OR从事高速光电I / O架构的研究（2006-2008） IEEE Transactions on Circuits and System – II副主编（2011-2015） Samuel Palermo 分别于1997年和1999年在德州农工大学获得电气工程学士和硕士学位，2007获得斯坦福大学电气工程博士学位。 1999年至2000年，他与德州仪器（TI）合作，负责设计高速串行数据通信的混合信号集成电路。从2006年到2008年，他曾在Intel，Hillsboro，OR从事高速光电I / O架构的研究。2009年，他加入德州农工大学电气与计算机工程系，现任副教授。他的研究兴趣包括高速电气和光互连架构，高性能时钟电路和集成传感器系统。 Palermo博士获得了2013年NSF-CAREER奖，他是Eta Kappa Nu和IEEE的会员。他曾在2011年至2015年期间担任IEEE Transactions on Circuits and System – II副主编，并于2011年至2012年在IEEE CASS理事会任职。他目前是IEEE固态电路学会的杰出讲师。他曾获得2009年ISSCC 杰出技术方向论文奖，2014年中西部电路与系统研讨会最佳学生论文奖，以及2016年达拉斯电路系统学会的最佳学生论文奖，2014年获得德州农工大学电气与计算机工程系杰出教授奖，2015年获得工程学院奖学金。 |
回复此楼» 猜你喜欢
有多少人是今天查系统知道结果的？
已经有18人回复
-
面上意见出来了
已经有17人回复
-
找导师
已经有5人回复
-
国社科又开始会评了，不知道这次命运如何
已经有3人回复
-
29号明天会评吗
已经有3人回复
-
麻烦专家们看看评委们的意见（F口面上）
已经有11人回复
-
售SCI一区文章，我:8.O.55.1.O.54,科目齐全,可伽急
已经有5人回复
-
我就是申请一个面上项目而已，这评审意见是按照杰青的条件评的吧？
已经有11人回复
-
售SCI文章，我:8O5.5.1.O.54,科目齐全,可+急
已经有4人回复
-
售SCI一区T0P文章，我:8O.55.1.O.54,科目全,可伽急
已经有4人回复
 |
2楼2017-07-28 16:18:24
| 祝福 |
3楼2017-07-29 00:35:28
4楼2017-07-29 08:57:36
|
|
5楼2017-07-31 11:39:13
