| 查看: 378 | 回复: 4 | |||
| 当前主题已经存档。 | |||
| 当前只显示满足指定条件的回帖，点击这里查看本话题的所有回帖 | |||
yuanyuan3390铁虫 (小有名气)
|
[交流]
新年求助贴：请帮我查几个自然基金摘要！谢谢
|
||
|
各位大虾，能否请您帮我查几个基金摘要？非常感谢！查到的话请发给我yhycn@126.com，也可以加我QQ号码：37793843 基金号： 60871056 90407007 60633060 59707002 68672029 68671022 再次谢谢了！！新年快乐！ |
回复此楼» 猜你喜欢
有时候真觉得大城市人没有县城人甚至个体户幸福
已经有4人回复
-
酰胺脱乙酰基
已经有9人回复
-
CSC & MSCA 博洛尼亚大学能源材料课题组博士/博士后招生｜MSCA经费充足、排名优
已经有5人回复
-
有70后还继续奋斗在职场上的吗？
已经有6人回复
-
博士延得我，科研能力直往上蹿
已经有7人回复
-
退学或坚持读
已经有27人回复
-
面上基金申报没有其他的参与者成吗
已经有5人回复
-
遇见不省心的家人很难过
已经有22人回复
|
项目批准号 60633060 学科代码 F020507 项目名称 数字VLSI电路测试技术研究 申请书摘要 面对未来摩尔定律进一步延续给芯片测试带来的巨大挑战，本项目选择多核处理器为对象、研究数字VLSI电路测试技术。针对多核处理器测试迫切需要解决的关键科技问题"如何为具有多时钟域的多核处理器提供高质量的测试"，重点研究：⑴多时钟域电路的时延测试生成方法；⑵基于指令的处理器测试方法；⑶全局异步局部同步系统的功能测试和内建自测试方法；⑷基于随机访问扫描设计的分布式压缩/解压缩结构；⑸基于测试访问总线的测试调度方法。结合90nm~60nm工艺下的千万门级多核处理器开展实验研究，提出创新方法和关键技术；研制相应的软件工具原型。为解决60nm~45nm工艺下由数亿晶体管组成的数字VLSI电路（尤其是多核微处理器）测试问题、提供（经过真实电路检验的）有效方法和关键技术。 |
4楼2009-01-02 10:47:50
|
项目批准号 60871056 学科代码 F010502 项目名称 模拟VLSI电路故障诊断的多特征提取方法 申请书摘要 故障特征提取及其分类/识别方法是模拟VLSI电路故障诊断中的关键环节之一。当前，为了提高诊断精度、降低诊断难度，利用单一特征量去表征多种故障类型已越来越困难，以及难以得到一种针对各种故障皆具有普遍高诊断效率的特征量，本项目以现代数字信号处理为工具，研究：1）从时域和频域提取多个故障特征的系统性方法，并给出不同特征参量的选择原则、依据、适用性；在时域，基于矩量分析，给出用均值、能量、标准差、均方差、相关函数、协方差函数、相关系数、高阶统计量（如偏度、峭度）这些指标作为故障特征时的特征提取及其分类/识别方法；而在频域，基于谱分析与谱估计，给出用频谱、功率谱、相干函数这三个指标作为故障特征的特征提取及其分类/识别方法。2）将故障特征的提取纳入模型化信号处理的框架，系统研究模拟电路容差下的多故障特征提取及其特征分类和识别问题。为提高故障定位的精度、降低诊断难度提供理论方法。 申请书主题词 VLSI电路测试；故障诊断；特征提取；数字信号处理 |
2楼2009-01-02 10:45:08
|
项目批准号 90407007 学科代码 F040206 项目名称 数字信号处理VLSI实现的可测性设计研究 申请书摘要 本项目针对当代数字信号处理对高速、高性能、高可靠性和低功耗的客观需求，以大规模集成电路（VLSI）实现数字信号处理的低功耗可测试性设计为研究对象,拟系统研究  1)数字信号变换与运算在阵列化、并行化和流水化（Pipelined）VLSI实现的可测性设计理论与方法；（2）并行流水化数字滤波器VLSI实现的可测性设计原理与方法。该项目以取得自主创新的理论和技术成果为总体研究目标。该项目的实施对促进我国大规模集成电路可测性设计的理论研究和提高其应用水平，使我国跟上日新月异的国际微电子步伐皆具有积极意义。 申请书主题词 数字信号处理;可测性设计;低功耗设计;硬件数字滤波器 结题中文摘要 本项目针对当代数字信号处理对高速、高性能、高可靠性和低功耗的客观需求，以大规模集成电路（VLSI）实现数字信号处理的低功耗可测试性设计为研究对象,系统研究了 1)数字信号变换与运算在阵列化、并行化和流水化（Pipelined）VLSI实现的可测性设计理论与方法；（2）并行流水化数字滤波器VLSI实现的可测性设计原理与方法。该项目以取得自主创新的理论和技术成果为总体研究目标。该项目的实施对促进我国大规模集成电路可测性设计的理论研究和提高其应用水平，使我国跟上日新月异的国际微电子步伐皆具有积极意义。 结题英文摘要 This project aims at the objective requirements on high speed,high performance,high reliability and lower power consumption of digital signal processing in present days.Research efforts are put upon Design-For-Testability with low power comsumption of Digital Signal Processing implemented by VLSI circuits.Several questions are researched systematically:1)Design-For-Design theory and methodology of digital signal transform and operation realized by array,parallel and pipelined structure.2)Design-For-Testability theory and methodology of parallel and pipelined digital filters mapped to VLSI circuits .Obtaining innovational theory and technique achievements self-produced is the goal of this project.This project owns positive significance for prompting theoretical research and technical level of Design-For-Testability of VLSI circuits. Also,it is very important to keep our research level with the pace of international micro-electronic changing with each passing day. 结题中文主题词 数字信号处理；可测性设计；低功耗设计；硬件数字滤波器 结题英文主题词 |
3楼2009-01-02 10:45:58
yuanyuan3390
铁虫 (小有名气)
- 应助: 2 (幼儿园)
- 金币: 2046.2
- 散金: 5
- 红花: 3
- 帖子: 294
- 在线: 267.9小时
- 虫号: 683018
- 注册: 2008-12-27
- 专业: 电路与系统
5楼2009-01-02 12:34:25