应《网络安全法》要求，自2017年10月1日起，未进行实名认证将不得使用互联网跟帖服务。为保障您的帐号能够正常使用，请尽快对帐号进行手机号验证，感谢您的理解与支持！

24小时热门版块排行榜    

小木虫论坛-学术科研互动平台 » 材料区 » 材料综合 » 综合资源 » 用PECVD沉积SiO2薄膜如何实现低漏电率
51/1返回列表
查看: 1082  |  回复: 3
只看楼主@他人 存档 新回复提醒 (忽略) 收藏    在APP中查看
当前只显示满足指定条件的回帖，点击这里查看本话题的所有回帖

1A1603

金虫 (初入文坛)

[求助] 用PECVD沉积SiO2薄膜如何实现低漏电率

1、影响薄膜漏电率的因素有哪些？（特别是SiO2薄膜）
2、用PECVD沉积，主要可以从哪些方面可以优化？

谢谢啦！
回复此楼

» 猜你喜欢

» 本主题相关价值贴推荐，对您同样有帮助:
天道酬勤
1楼2016-03-06 11:06:33
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

1A1603

金虫 (初入文坛)
引用回帖:
2楼: Originally posted by dorrnm at 2016-03-08 08:58:29
纯净度，膜厚，膜均匀性，膜致密度

有没有文献资料？谢谢！
赞一下 回复此楼
天道酬勤
3楼2016-03-08 20:43:04
 已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
查看全部 4 个回答

dorrnm

金虫 (小有名气)
纯净度，膜厚，膜均匀性，膜致密度

发自小木虫Android客户端
赞一下 回复此楼
2楼2016-03-08 08:58:29
 已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

dorrnm

金虫 (小有名气)
芯片制造或者半导体工艺之类的书上都有，你说的这个漏电率是高质量膜的一个性质吧，赶紧搜高质量膜能有点文献

发自小木虫Android客户端
赞一下 回复此楼
4楼2016-03-09 13:14:47
 已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
查看全部 4 个回答
普通表情 龙 兔 虎 猫
信息提示
关闭
请填处理意见
关闭