| 查看: 1129 | 回复: 3 | |||
[求助]
用PECVD沉积SiO2薄膜如何实现低漏电率
|
|
1、影响薄膜漏电率的因素有哪些？（特别是SiO2薄膜） 2、用PECVD沉积，主要可以从哪些方面可以优化？ 谢谢啦！ |
回复此楼» 猜你喜欢
sps放电等离子烧结
已经有5人回复
-
一志愿西北农林控制工程，希望能调剂成功
已经有0人回复
-
有机高分子材料论文润色/翻译怎么收费?
已经有265人回复
-
柠檬酸盐萃取
已经有0人回复
-
如何绘图
已经有2人回复
» 本主题相关价值贴推荐，对您同样有帮助:
- 太阳能电池的原理结构图
已经有6人回复
- 求助，各位大虾，这张FTIR图谱中能看出拿几个位置的特征峰，杂峰略多
已经有0人回复
- 用PECVD方法在Si基底上沉积SiO2，得到的SiO2物相是什么？
已经有1人回复
- 用PECVD方法在Si基底上沉积SiO2，得到的SiO2物相是什么？
已经有2人回复
- 帮我翻译一些 关于太阳能的技术语段
已经有3人回复
dorrnm
金虫 (小有名气)
- 应助: 35 (小学生)
- 金币: 1155.8
- 红花: 6
- 帖子: 125
- 在线: 54.4小时
- 虫号: 2061367
- 注册: 2012-10-14
- 性别: GG
- 专业: 半导体电子器件
2楼2016-03-08 08:58:29
3楼2016-03-08 20:43:04
dorrnm
金虫 (小有名气)
- 应助: 35 (小学生)
- 金币: 1155.8
- 红花: 6
- 帖子: 125
- 在线: 54.4小时
- 虫号: 2061367
- 注册: 2012-10-14
- 性别: GG
- 专业: 半导体电子器件
4楼2016-03-09 13:14:47
